

許 頭(竹井後第330年上月16年)

四和邻年3月6日

特許庁長官殿

- 1. 英明の名称 1 11 etc u ・ 利得劉仰回路
- 2. 特許請求の範囲に記載された差明の数 2
- 3. 条 明 者

住 所 東京都大田区雪谷大塚町147号 アルブス電気株式会社内

氏名五十鱼明彦

4. 特許出願人

名 称 アルブス 電気株式会社 電話 東本 (726) 1 2 1 1 (代表) 代表者 片 岡 藤 太 甲

5. 添削者類の目録

(1) 明知書

1 4

(2) 國 番

1 3

(3) 版書副本

47 022986

(19) 日本国特許庁

公開特許公報

①特開昭 48-190653

43公開日 昭48.(1973) 1120

②特顯昭 *U7-22986*

②出願日 昭47(1972) 3.6

審查請求

朱龍朱

(全4頁)

庁内整理番号

52日本分類

6707 53

9815A//

明 🛎 💣

1. 元明の名称

利州劉押回路

2 付許請求の範囲・

(1) 電界効果トランジスタとバイボーラトランジスタとをカスコード接続して、前敗電界効果トランジスタのソース電極を直接接地とし、彼政のバイボーラトランジスタのペース電極に印加した直流 流電圧を可変として利得制御を行なう体成の利 特制御田路において、電界効果トランジスタのドレイン電極とバイボーラトランジスタのエミッタ電極との間に拡抗を接続し、増中石の入力 電圧が小さいときのバイボーラトランジスタのペース電流に与える直流電圧を電界効果トランジスタの使用限定範囲内の直流ドレイン電流の うち一番大きい時のピンチオフ電圧とバイボー

ラトランジスタが前記直流ドレイン電流時のベース・エミツタ間電圧および前記ドレイ電流・ロイ電池とででである。
・エミツタ電極間抵抗値と直流ドレイスでででです。
の和よりも小とし、使用限定範囲内の直流ドレイン電流のうち一番小さいドレイン電流時のピンチオフ電圧とバイボーラトランジスタが前記の一番小さいドレイン電池・エミツタ電池間、低抗値および前記の一番小さいドレイン電流の積との和よりも大きい範囲に選んだことを特徴とする増中国路。

(2) 電界効果トランジスタのドレイン電極とバイボーラトランジスタのエミツタ電極とを直接接続し、増中器の入力を止が小さいときの、バイボーラトランジスタのペース電極に与える直流 電圧を、電界効果トランジスタの使用限度範囲内の直流ドレイン電流のうち一番大きいときの . --

ピンチオフ電圧とバイボーラトランジスタが耐配直流ドレイン電流時のベース・エミツタ間電圧との和よりも小さく、電外効果トランジスタの使用限定範囲内の直流ドレイン電流のうちー 番小さいときのピンチオフ電圧とバイボーラドランジスタが前比の一番小さいドレイン電流時のベース・エミツタ間電圧との和よりも大きい範囲に選んだことを容徹とする増中回路。

3. 発腸の詳細な説明

平光明はVHFまたはUHF帯で使用するチューナの自動利待制御回路に関し、自動利待制御回路に関し、自動利待制御短性(AGC智性)の変動を抑え、且つ混変調智性をも改善した回路を提供することを目的とする。
一般にVHFまたはUHF帯で使用するチューナの尚周波増中段において電界効果トランジスタ
(以下FETと略す)とバイボーラトランジスタ
(以下パイボーラと略す)とをカスコード接続す

の直派ドレイン電流(以下 IDSS と略す)の发動によつて利待の会が大きく変わるため、通常、ソース電極に抵抗(3)を挿入する手段で補正しなければならなかつた。更にAGCの方法としてN型デフレツションタイプのFETの場合、C、D 畑子に正電圧を加え、Bを零から負電圧にすることによつて、バイホーラQQ及びFET(9)の動作電源を低下させ、FETの相互コンダクタンスgm 及びバイホーラの利待帯域幅積ITを低下させてAGC効果を持ることができるが、FET(9)の培事特性が非直線領域となるため、第3次高調波が先生し、複数調料が劣化し易いという欠点があつた。例えば次に示す定数を第1四の回路の各業子に使用した物合、

1 . . . 50 K &

2

3 . . . 1200

る場合、従来は単一図の様な回路構成が用いられていた。同図について各部の説明をすると、(1)および(2)はFET(9)のゲート用の抵抗、(3)はFET(9)のゲート用の抵抗、(3)はFET(9)のソース抵抗、(4)、(5)はバイボーラ(1)のペースパイアス抵抗、(6)、(7)、(8)はそれぞれ抵抗(2)、(3)、(4)と並列に接続され、高周波的にパイパス効果を待るためのコンデンサ、Aは信す入力端子、Bは自動利待制御(以下AGCと略ず)用の端子、Cは出力端子、DはB端線に接続される媚子である。動作について簡単に説明すると、入力端子Aから入つて来た高周波信すはソース接地されたFET(9)のゲートに加えられ、その出力がペース接地されたパイボーラ(10)のエミツタに加えられ、コレクタから出力が取り出され次段に接続される。

このカスコード接続回路の特徴は、利待を大き く安定に取り出す事ができ、大入力時のAGC効 果が良好であるという利点がある反面、FET(9)

4. · · · I O K D

5 · · · 10 K A

6~8 · · 1000 P

D . . . 12 V

9 · · · 2 S K 3 3

10 · · · 2 S C 4 6 1

AGC特性は、第3回に示すように、FET(9)のIDSSを2mA(曲線F)と12mA(曲線G)とした場合に、大きな差があり、減衰物性の差が大きく、東大減衰時のAGC電圧VBも「ボルト以上の差が発生し、更に多4回に示す遅変調物性図においても減衰度20db近くにおいて妨害波電圧物性が劣化するという使用上はなはだ不都合になる場合があつた。

以上のような欠点に謳み、平知明はカスコード 接続において A G C 特性の変動を抑え、且つ混変 調物性をも改善した画期的な回路を提供するもの

特開四48-90653(3)

で、その実施例を示す第2回について説明すれば(※1回と同一部分は同一の符号で示し、説明を省略する)、(I)はFET(9)のドレイン単独とパイポーラ(1)のエミツタ電極との間に接続された拡抗、EはAGC畑子である。その回路構成は基本的には第1回と同じであるが、本発明の特徴は、FET(9)のドレイン電極とパイポーラ(1)のソース電極との間に拡抗(I)を挿入し、FET(9)のソース電極を直接接地し、また、AGC用電像VE は拡抗(5)を介してパイポーラ(1)のペース電極に加え、且つコンデンサ(8)で交流的に接地する点である。以下、この回路の原理を説明する。

第2回において、FET(9)が N型デブレツションタイプの物台、AGC 地任 V_E として正の地比を囃子 Eに印加するとAGC が動作するが、除々に V_E を下げることによつてバイボーラ00のエミツタ地比が下がり、実にFET(9)のドレイン電圧

となり、これら両式が満足する様にVE を設定する。

前記の条件に V_E を定めると、F E T (9)の I_DSS M_IDSS · M_IDSS · M

また、 I_{DSS} がきわめて小さいときは、AGC 戦止 V_E を印加しても F E T (9)のドレイン・ソース 戦性間の電圧はピンチオフ電圧(V_{pMIn}) 以上になつているので、利得の激表がない状態であり、AGC 電圧 V_E を下げることによつて AGC 効果が発生する。

すなわち、一定の値にAGC電圧 V_E を設定することによつて、 I_{DSS} の変象による判得の補正が可能となるわけである。

が低下してドレイン・ソース間電圧がピンチオフ 電圧以下になると除々に利侍の減衰が始まり、VE を客にすることによつで散大の減衰となる。この とき、AGC電圧VE を、FET(9)の変動のうち で一番大きい直流ドレイン電流 IDSS (以下 IDSS Max)時のピンチオフ電圧(Vp Max)と、抵抗 UDの抵抗値をRII とした場合のドレイン・エミツ タ間電圧RII・IDSS Max におけるバイボーラの ペース・エミツタ間電圧 VBE・Max の和よりも 小さい値に設定する。すなわち、式で衣わすと

9 字押ス

VE < VpMax + RII・I DSSMax + VBE・Max また。FET(9)の変動のうちで一番小さい直流 ドレイン電流 I DSS(以下 I DSS・Min とする) 時 のピンチオフ電圧を VpMin 、 I DSS・Min におけ るパイポーラQQのペース・エミツタ電圧を VBE・Min とすると

VE > VpMim + KII . bssMim + VBE . Min

果にFET(9)の IDSS が大きいときは、AGC) 単比 Ve の変化に対して、平米は急激に利待が変 化するが、抵抗UIが負婦進の役目をしているため、 隊々にAGC効果が発生する。一万、 loss が小 さいときは、抵抗Wによる効果は殆んどなく、不 来、AGC有性が緩やかに変化するため、例えば、 第2凶中の各業子の定数をそれぞれ I :5 U K Q 、 5:39KQ. 11:47Q. 8:1000p. トランジスタは第1凶と同じくした場合は第5凶 に示すように IDSS の大小に関係なくAGC特性 は半均化される。(曲線Fはloss=2mA、曲線G は loss = 12mA のときの利待制御特性曲線であ る)。犬にもう一つの利点として、AGC減衰を させても、FET(9)の増巾物性曲線が平担となる ので、高調波歪の発生は少なく、第6回に示すよ うに混変調物性の劣化がなく、使用上すこぷる椰一 台がよい。

また、平宛明は従来より御品点数が少なく製作が容めであり、コスト的にも有利である。 創む説明では拡張 R_{II} を使用したが、場合によりそれを省いて、 V_E を R_{II} · I_{OMax} 分 I たは R_{II} · I_{OMin} 分だけ減少させれば一向に差し支えない。

また、FET(9)の特性はデブレツションタイプで説明したが、エンハンスメントタイプであつても、常時ゲートに正パイアスを印加しておけば全く同様に使用可能であるし、エンハンスメントデブレツション四用タイプではAGC電圧VEの範囲を正から負へ移動させれば一向に登しつかえない。

さらに、N型の場合を示したが、P型でも電源 の極性を逆にすれば同様に使用可能である。

4. 図面の簡単な説明

第1図は従来のFETーパイポーラトランジスタのカスコード接続回路。第2図は平常明による

カスコード接続回路、第3回は第1回の回路を用いた場合の利待制御行性図、第4回は第1回の回路を用いた場合の混炭調行性図、第5回は平光明の回路を用いた場合の利待制御狩性図、第6回は平光明の回路を用いた場合の混炭調行性図である。
(1)、(2)はゲート拡抗、(3)はソース拡抗、(4)、(5)はベースパイアス拡抗、(6)、(7)、(8)はバイバスコンデンサ、(9)はFET、(10はバイボーラトランジスタ、(1)はケート拡抗、(5)はベースパイアス拡抗、(10は1)は1分配子、8はAGC用 塩子、Cは出力 堀子、EはAGC用 塩子を示す。

特許出版人 アルプス巡覧株式会社

代农者 万 阳 路 太 邱

